PLL是鎖相環(Phase-Locked Loop)的縮寫，是一種能夠產生參考時鐘的整數倍頻率和和參考時鐘同步的電路。 PLL常用于時鐘生成、頻率合成、信號恢復、頻率調制解調和頻率多路復用等應用中。

免責聲明：
本網站致力于提供合理、準確、完整的資訊信息，但不保證信息的合理性、準確性和完整性，且不對因信息的不合理、不準確或遺漏導致的任何損失或損害承擔責任。本網站所有信息僅供參考，不做交易和服務的根據， 如自行使用本網資料發生偏差，本站概不負責，亦不負任何法律責任。